PROGRAM UPDATING METHOD FOR COMPUTER

Patent Number:

JP7191841

Publication date:

1995-07-28

Inventor(s):

OGURA YOSHITAKA

Applicant(s):

RICOH CO LTD

Requested Patent:

☐ JP7191841

Application Number: JP19930332084 19931227

Priority Number(s):

IPC Classification:

G06F9/06

EC Classification:

Equivalents:

Abstract

PURPOSE:To simplify the additional program and structure of a loader or the like required for the program updating of a sub CPU.

CONSTITUTION: Concerning the program updating method for a computer 1 provided with a main central processing part 2 and one sub central processing part 3 at least, the operation of the sub central processing part 3 is stopped corresponding to a command transmitted from the main central processing part 2 through an I/O 6. Continuously, the program inside a ROM 5 is reloaded with an updated program inserted from the outside and stored in an IC card 8 by performing access from the main central processing part 2 to the unreloadable non-volatile ROM 5 for the sub central processing part 3.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-191841

(43)公開日 平成7年(1995)7月28日

(51) Int. Cl. 6

識別記号

FΙ

G06F 9/06

540

L 9367-5B

審査請求 未請求 請求項の数3 〇L (全5頁)

(21)出願番号

特願平5-332084

(22)出願日

平成5年(1993)12月27日

(71)出願人 000006747

株式会社リコー

東京都大田区中馬込1丁目3番6号

(72)発明者 小倉 義孝

東京都大田区中馬込1丁月3番6号 株式

会社リコー内


(74)代理人 弁理士 大澤 敬

(54) 【発明の名称】コンピュータのプログラム更新方法

(57)【要約】

【目的】サブCPUのプログラム更新のために必要なローダ等の付属プログラムや構造を簡素化する。

【構成】 メイン中央処理部2と少なくとも一のサブ中央処理部3とを有するコンピュータ1のプログラム更新方法であって、I/O6を介してメイン中央処理部2から送られてきた指令によりサブ中央処理部3の動作を停止する。続いて、メイン中央処理部2から該サブ中央処理部3用の書替え可能不揮発性ROM5にアクセスすることによって、該ROM5内のプログラムを外部から挿入したICカード8に格納された更新プログラムと書き替える。



【特許請求の範囲】

【請求項1】 メイン中央処理部と少なくとも一のサブ 中央処理部とを有するコンピュータのプログラム更新方 法であって、I/Oを介して前記メイン中央処理部から 送られてきた指令により前記サブ中央処理部の動作制御 を行うとともに、前記メイン中央処理部から該サブ中央 処理部用の費替え可能不揮発性ROMにアクセスするこ とによって、該ROM内のプログラムを外部から挿入し たICカードに格納された更新プログラムと書き替える ことを特徴としたコンピュータのプログラム更新方法。 【請求項2】 前記ICカードのデータフォーマットに おけるヘッダ部に、前記各サブ中央処理部に対応して識 別コード、更新日付け及び更新バージョンを含めるとと もに、前記各サプ中央処理部用の書替え可能不揮発性R OMに格納した更新プログラムのデータ部にもそれぞれ 更新日付け及び更新パージョンを含めておき、前記メイ ン中央処理部が前記識別コードに基づいてプログラムの 更新を行うサブ中央処理部の動作制御を行うとともに、 同サプ中央処理部用の書替え可能不揮発性ROM内に格 納してあるプログラムの更新日付け及び更新バージョン 20 と、前記 I Cカード内の該サブ中央処理部用更新プログ ラムの更新日付け及び更新パージョンとを比較し、IC カード内のものの方が新しい場合に、プログラムの書替 えを実行することを特徴とした請求項1記載のコンピュ ータのプログラム更新方法。

【請求項3】 前記ICカードの読取部への挿入を検出 することにより、前記メイン中央処理部が自動的にプロ グラムの更新制御を行うことを特徴とした請求項1又は 2 記載のコンピュータのプログラム更新方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、メイン中央処理部と少 なくとも一のサブ中央処理部とを有するコンピュータの プログラム更新方法に関し、特にサブ中央処理部に対す るプログラムの更新を簡易にしたコンピュータのプログ ラム更新方法に関する。

[0002]

【従来の技術】従来、コンピュータのROM(Read Only Memory) に格納されたプログラムを更新するには、該R OMをデバイスごと新しいものと交換するのが一般的で 40 あったが、最近、オンボード上で書替え可能な不揮発性 のROM(フラッシュメモリ)が安価に入手できるよう になったことから、プログラムの更新もオンボード上で 行えるようになってきた。

【000·3】すなわち、単一の中央処理部(以下、CP ひということもある) 11を内蔵したコンピュータ10 の場合は、例えば図4に示すように、更新プログラムを ICカード12によって供給し、CPU11がICカー ド12内の更新プログラムを読み出して、ROM (フラ

新プログラムと書き替える。なお、かかるプログラムロ ードを行うためのプログラム(すなわち、ローダ)の格 納場所としては、ROM内の格納エリア、別に設けたR OM、ICカード内等がある。 ·

【0004】また、一のメインCPU21及び一又は複 数のサブCPU22を有するコンピュータ20の場合 は、例えば図5に示すように、コンピュータ20内にデ ー夕交換用のメモリ (DPR: Dual Ports RAM) 23を 設け、このDPR23を介してサブCPU用ROM(フ ラッシュメモリ) 24内のプログラムをICカード25 に格納されていた更新プログラムと書き替える。この書 替え制御はサブCPU22がローダに基づいて行ってい た。なお、メインCPU用ROM(フラッシュメモリ 等) 26内のプログラムの更新については、上記単一の CPU11を備えたコンピュータ10の場合と同じであ る。

...[0005]

【発明が解決しようとする課題】上述した従来のプログ ラム更新方法のうち、特に一のメインCPUに加え、一 又は複数のサブCPUを有するコンピュータの場合、次 のような問題があった。すなわち、メインCPU及びサ プCPUはそれぞれ独自にプログラムの更新動作を行う ため、それぞれにプログラムの更新に必要なローダやそ れを格納しておく回路等、多くの付属プログラムや構造 を必要としていた。。本発明はこのような事情に鑑みて なされたもので、特にサブCPUのプログラム更新のた めに必要な付属プログラムや構造を簡素化できるコンピ ュータのプログラム更新方法の提供を目的とする。

[0006]

30

【課題を解決するための手段】上記目的を達成するため に本発明方法は、メイン中央処理部と少なくとも一のサ ブ中央処理部とを有するコンピュータのプログラム更新 方法であって、I/Oを介してメイン中央処理部から送 られてきた指令によりサプ中央処理部の動作制御を行う とともに、メイン中央処理部から該サプ中央処理装置用 の書替え可能不揮発性ROMにアクセスすることによっ て、該ROM内のプログラムを外部から挿入したICカ ードに格納された更新プログラムと書き替えることを特 徴としている。

【0007】また、上記の発明方法において、ICカー ドのデータフォーマットにおけるヘッダ部に、各サブ中 央処理部に対応して識別コード、更新日付け及び更新バ ージョンを含めるとともに、各サプ中央処理部用の書替 え可能不揮発性ROMに格納した更新プログラムのデー 夕部にもそれぞれ更新日付け及び更新パージョンを含め ておき、メイン中央処理部が前記識別コードに基づいて プログラムの更新を行うサブ中央処理部の動作制御を行 うとともに、同サプ中央処理部用の書替え可能不揮発性 ROM内に格納してあるプログラムの更新日付け及び更 ッシュメモリ)13に格納されていたプログラムを該更 50 新バージョンと、ICカード内の該サブ中央処理部用更



3

新プログラムの更新日付け及び更新バージョンとを比較し、ICカード内のものの方が新しい場合に、プログラムの更新を実行するようにしてもよい。さらに、ICカードの読取部への挿入を検出することにより、メイン中央処理部が自動的にプログラムの更新制御を行うようにしてもよい。

[0008]

【作用】上記本発明方法は、サプ中央処理部のプログラムの更新をメイン中央処理部によって処理するため、サプ中央処理部にはプログラムの更新に必要なローダやそ 10れを格納しておく回路等の付属プログラム、構造を必要としない。

【0009】また、ICカードと更新の対象となったROMにそれぞれ格納されたプログラムの更新日付け、更新パージョンを比較することによって、常に最新のプログラムに更新することができる。例えば、ROM内のプログラムの更新日付け、更新パージョンの方が新規な場合には、その更新動作は実行されず、ROMは既に格納されているプログラムを保持する。さらに、ICカードが読取部に挿入されているとき、自動的にメイン中央処20理部がプログラム更新モードとなるようにしておけば、プログラム更新モードへの切換操作を省略することができる。

[0010]

【実施例】以下、本発明の一実施例について図面を参照して説明する。図1は本発明の実施例に係るプログラム更新方法を実施するのに好適なコンピュータの構成例を示すプロック図である。同図では、メインCPU2とサブCPU3とをそれぞれ1個づつ備えた構成例を示している。コンピュータ1内には、メインCPU2のプログラム格納用ROM4とサブCPU3のプログラム格納用ROM5が設けてあり、メインCPU2はそれぞれのROM4、5に直接アクセスできるようになっている。各ROM4、5ともフラッシュメモリのような書替え可能な不揮発性ROMを使用することが好ましい。ただし、本発明方法を実施する限りにおいては、メインCPU2のプログラム格納用ROM4はこれに限定されるものではない。

【0011】また、メインCPU2は、I/O(Inpui/0utpui)6を介してサブCPU3に動作停止指令を発する 40 ことができるようになっている。さらに、コンピュータ1にはICカード読出部7が設けてあり、ここで読み出したICカード8内の更新プログラムをメインCPU2を介してサブCPU3のプログラム格納用ROM5に書き込む構成となっている。

【0012】ICカード読出部7には、ICカード8の 挿入を検出するICカード検出器9が付設してあり、該 読出部7にICカード8が挿入された状態にあるとき、 その旨をメインCPU2に知らせる。ICカード検出器 9としては、例えばマイクロスイッチなどの接触センサ 50

や光センサなどの非接触センサを使用できる。メインCPU2は、ICカード検出器9からの検出信号を入力し、ICカードの挿入状態を確認したとき、自動的にプログラム更新モードに切り替わるようにプログラムされている。なお、かかるプログラム更新モードへの自動切換は、単一のCPUのみを有するコンピュータのプログラム更新方法にも有効である。

【0013】図2は本実施例のプログラム更新方法で使用するICカード8の内容例を示す構成図である。ICカード8内には、更新の対象となり得る各CPUに対応して、ヘッダ部HDR0、HDR1~HDRn(但し、0はメインCPU2を指し、nはサブCPU3の数を示す。以下同じ)と、更新プログラム部PRG0、NPD1~NPDnが格納してある。

【0014】ヘッダ部の内容をさらに詳しく説明すると、図3に示すように、ヘッダ部HDRには、該更新プログラムがどのCPUのものなのか識別するための識別コード:ID、該更新プログラムを更新した日付け:DATE、更新プログラムのバージョン:VER、該更新プログラムが格納されているアドレスを示すアドレス指示部:STRPと該更新プログラムのバイト数を示すバイト指示部:LNGSを含んでいる。さらに、更新プログラム部PRGには、図2に示すように該更新プログラムを更新した日付け:DATE、該更新プログラムのバージョン:VERが書き込まれている。

【0015】次に、上述したコンピュータ1及びICカード8を使用しての本実施例のプログラム更新方法を説明する。更新プログラムを格納したICカード8をICカード読出部7に挿入すると、ICカード検出器9がこれを検出してメインCPU2に検出信号を出力する。メインCPU2は、ICカード検出器9からの検出信号により、ICカード8が挿入されたことを確認すると、自動的にプログラム更新モードに切り替わる。プログラム更新モードは、ICカード8が挿入状態にある間継続して維持され、ICカード8の抜き出しとともに終了する。

【0016】このように、ICカード8の挿入、抜き出し操作に連動して、メインCPU2を自動的にプログラム更新モードへ切り換え、そして終了する方法とすれば、モードの切換操作を人手で行う必要がなく、操作の簡略化を実現できる。プログラム更新モードに切り変わったメインCPU2は、ICカード読出部7に指令を発してICカード8の読み出しを実行させる。そして、ICカード8から読み出したデータのうち、ヘッダ部:HDR内の識別コード:IDを参照して、更新すべきサブCPU3を確認し、そのサブCPU3を1/Oを介して動作停止状態とする。なお、更新すべきサブCPU3が複数あった場合には、1台づつ順次プログラムの更新を行っていく。

【0017】次いで、メインCPU2は更新すべきサブ



CPU3のプログラム格納用ROM5にアクセスし、該ROM5内に格納されているプログラムの更新日付け:DATE及び更新バージョン:VERを、ICカードから読み出したデータのヘッダ部:HDR内の更新日付けDATE及び更新バージョン:VERと対比して、ヘッダ部:HDR内のものの方が新しい場合に、ICカードから読み出したプログラムの書替えを実行する。ROM5内に格納されているプログラムの方が新しい場合には、旧バージョンのプログラムに書き替えることもないので、そのROM5への書替えは行わないままそのプロ10グラムの更新動作を終了する。

【0018】プログラムの書替えは、メインCPU2を介してサプCPU3のプログラム格納用ROM5にアクセスして行う。したがって、メインCPU2にのみプログラム更新に必要なローダを用意しておけばよく、サプCPU3はローダを必要としないため、プログラム更新のために必要な付属プログラムや構造を簡素化できる。

【0010】プログラムの書替えは、ICカード8から 読み出したデータのアドレス指示部:STRPが指し示 す更新プログラムのアドレスから、バイト指示部:LN 20 GSに示されたバイト数をサブCPU3のプログラム格 納用ROM5へ書き込むことにより行う。

【0020】このようにして一のサブCPU3に対するプログラムの更新が終了したら、メインCPU2が I / O6を介して該サブCPU3の動作停止状態を解除し、他に更新すべきサブCPUがある場合は、続けて次のサブCPUの更新動作に移行する。ただし、識別コード:IDが、例えば99のごとくシステムにあり得ない番号を示していたときは、HDR部の終了を終了とみなしロード動作を終える。

【0021】一方、次に更新すべきサブCPUがない場合でも、ICカード8がICカード読出部7から引き抜かれない間は、無限ループの無効動作を続ける。すなわち、プログラム更新モードは、ICカード8の引き抜きをメインCPU2が確認したとき初めて解除される。

【0022】なお、本発明は上述した実施例に限定されるものではなく、本発明の技術的思想に含まれる範囲内

で種々の変形又は応用が可能である。

[0023]

【発明の効果】以上説明したように、本発明によればサブ中央処理部についてプログラムの更新に必要なローダやそれを格納しておく回路等の付属プログラム、構造等を必要としないので、コンピュータ全体のプログラムや構造の簡素化を図ることができる。

【0024】また、ICカードと更新の対象となったROMにそれぞれ格納したプログラムに更新日付け、更新バージョンを含ませ、これらを比較して常に新しいのプログラムにのみ更新するようにすれば、旧バージョンのプログラムを格納してあるICカードを間違って挿入してた場合の不都合を取り除くことができる。

【0025】さらに、ICカードが読取部に挿入されているとき、自動的にメイン中央処理部がプログラム更新モードとなるようにしておけば、プログラム更新モードへの切換操作を省略して操作の簡素化を図ることができる

【図面の簡単な説明】

【図1】本発明の実施例に係るプログラム更新方法を実施するのに好適なコンピュータの構成例を示すプロック図である。

【図2】同じくICカードの内容例を示す構成図である。

【図3】同ICカードに格納されたデータのヘッダ部のフォーマット例を示す構成図である。

【図4】従来例を説明するためのブロック構成図であ ろ

【図5】他の従来例を説明するためのブロック構成図で30 ある。

【符号の説明】

1:コンピュータ

2:メインCPU

3 サブCPU

4:メインCPUのプログラム格納用ROM

5:サプCPUのプログラム格納用ROM

0 × I × O


7: I Cカード 読出部

8: I Cカード


9: I Cカード検出器

9.1

[図1]



[図2]







[図3]

i	I D	DATE	VER	STRP	LNCS
Į			<u>. </u>	<u> </u>	<u> </u>

[図4]



[図5]



 $\langle \cdot \rangle$